FET - JFET

FET (Field Effect Transistor) atau dalam bahasa Indonesia disebut Transistor efek medan, merupakan alat semikonduktor dimana arus keluaran dikendalikan oleh medan listrik. Transistor yang diciptakan oleh Julius Edgar Lilienfeld pada tahun 1925 dan oleh Oskar Heil pada tahun 1934,FET baru dipasarkan secara luas mulai tahun 1990-an. FET mempunyai 3 buah terminal yakni.....gate (G), drain (D) dan source (S) yang fungsinya hamper sama dengan basis, kolektor dan emitor pada BJT. Gate (G) dapat dianggap sebagai pengontrol buka-tutup yang akan mengizinkan elektron untuk mengalir atau mencegahnya. Selain itu badan/body FET juga merupakan sebuah terminal tersendiri yang melayani kegunaan teknis dalam pemanjaran transistor kedalam titik operasi. Terminal ini sangat jarang digunakan, namum begitu terminal ini diperlukan saat membuat suatu rangkaian. Biasanya terminal ini terhubung ke tegangan tertinggi atau terendah pada suatu rangkaian, tergantung pada tipenya, tetapi adakalan terminal ini tidak digunakan.

Tipe FET ini terdiri dari 2 tipe yakni JFET dan MOSFET.

Transistor efek medan gerbang pertemuan (JFET)
 
Pada tahun 1947, peneliti John Bardeen, Walter Houser Brattain, dan William Shockley mencoba untuk membuat JFET ketika mereka menemukan transistor titik kontak. JFET praktis pertama dibuat beberapa tahun kemudian.

STRUKTUR

Gambar dibawah menunjukkan struktur transistor JFET kanal n dan kanal p. Kanal n dibuat dari bahan semikonduktor tipe n dan kanal p dibuat dari semikonduktor tipe p. Ujung atas dinamakan Drain dan ujung bawah dinamakan Source. Pada kedua sisi kiri dan kanan terdapat implant semikonduktor yang berbeda tipe. Terminal kedua sisi implant ini terhubung satu dengan lainnya secara internal dan dinamakan Gate.

Struktur JFET (a) kanal-n (b) kanal-p

Istilah field efect (efek medan listrik) sendiri berasal dari prinsip kerja transistor ini yang berkenaan dengan lapisan deplesi (depletion layer). Lapisan ini terbentuk antara semikonduktor tipe n dan tipe p, karena bergabungnya elektron dan hole di sekitar daerah perbatasan. Sama seperti medan listrik, lapisan deplesi ini bisa membesar atau mengecil tergantung dari tegangan antara gate dengan source. Pada gambar di atas, lapisan deplesi ditunjukkan dengan warna kuning di sisi kiri dan kanan.

JFET kanal-n

Untuk menjelaskan prinsip kerja transistor JFET lebih jauh akan ditinjau transistor JFET kanal-n. Drain dan Source transistor ini dibuat dengan semikonduktor tipe n dan Gate dengan tipe p. Gambar berikut menunjukkan bagaimana transistor ini di beri tegangan bias. Tegangan bias antara gate dan source adalah tegangan reverse bias atau disebut bias negatif. Tegangan bias negatif berarti tegangan gate lebih negatif terhadap source.

Lapisan deplesi jika gate-source biberi bias negative

Dari gambar di atas, elektron yang mengalir dari source menuju drain harus melewati lapisan deplesi. Di sini lapisan deplesi berfungsi semacan keran air. Banyaknya elektron yang mengalir dari source menuju drain tergantung dari ketebalan lapisan deplesi. Lapisan deplesi bisa menyempit, melebar atau membuka tergantung dari tegangan gate terhadap source.

Jika gate semakin negatif terhadap source, maka lapisan deplesi akan semakin menebal. Lapisan deplesi bisa saja menutup seluruh kanal transistor bahkan dapat menyentuh drain dan source. Ketika keadaan ini terjadi, tidak ada arus yang dapat mengalir atau sangat kecil sekali. Jadi jika tegangan gate semakin negatif terhadap source maka semakin kecil arus yang bisa melewati kanal drain dan source.

Lapisan deplesi pada saat tegangan gate-source = 0 volt

Jika misalnya tegangan gate dari nilai negatif perlahan-lahan dinaikkan sampai sama dengan tegangan Source. Ternyata lapisan deplesi mengecil hingga sampai suatu saat terdapat celah sempit. Arus elektron mulai mengalir melalui celah sempit ini dan terjadilah konduksi Drain dan Source. Arus yang terjadi pada keadaan ini adalah arus maksimum yang dapat mengalir berapapun tegangan drain terhadap source. Hal ini karena celah lapisan deplesi sudah maksimum tidak bisa lebih lebar lagi. Tegangan gate tidak bisa dinaikkan menjadi positif, karena kalau nilainya positif maka gate-source tidak lain hanya sebagai dioda.

Karena tegangan bias yang negatif, maka arus gate yang disebut IG akan sangat kecil sekali. Dapat dimengerti resistansi input (input impedance) gate akan sangat besar. Impedansi input transistor FET umumnya bisa mencapai satuan MOhm. Sebuah transistor JFET diketahui arus gate 2 nA pada saat tegangan reverse gate 4 V, maka dari hukum Ohm dapat dihitung resistansi input transistor ini adalah :
Rin = 4V/2nA = 2000 Mohm

Simbol JFET
 
Untuk mengambarkan JFET pada skema rangkaian elektronika, bisa dipakai simbol seperti pada gambar di bawah berikut.

Simbol komponen (a)JFET-n (b)JFET-p

Karena struktur yang sama, terminal drain dan source untuk aplikasi frekuensi rendah dapat dibolak balik. Namun biasanya tidak demikian untuk aplikasi frekuensi tinggi. Umumnya JFET untuk aplikasi frekuensi tinggi memperhitungkan kapasitansi bahan antara gate dengan drain dan juga antara gate dengan source. Dalam pembuatan JFET, umumnya ada perbedaan kapasitansi gate terhadap drain dan antara gate dengan source.

JFET kanal-p

Transistor JFET kanal-p memiliki prinsip yang sama dengan JFET kanal-n, hanya saja kanal yang digunakan adalah semikonduktor tipe p. Dengan demikian polaritas tegangan dan arah arus berlawanan jika dibandingkan dengan transistor JFET kanal-n. Simbol rangkaian untuk tipe p juga sama, hanya saja dengan arah panah yang berbeda.

Kurva Drain

Gambar berikut adalah bagaimana transitor JFET diberi bias. Kali ini digambar dengan menggunakan simbol JFET. Gambar (a) adalah jika diberi bias negatif dan gambar (b) jika gate dan source dihubung singkat.

Tegangan bias transistor JFET-n

Jika gate dan source dihubung singkat, maka akan diperoleh arus drain maksimum. Ingat jika VGS=0 lapisan deplesi kiri dan kanan pada posisi yang hampir membuka. Perhatikan contoh kurva drain pada gambar berikut, yang menunjukkan karakteristik arus drain ID dan tegangan drain-source VDS. Terlihat arus drain ID tetap (konstan) setelah VDS melewati suatu besar tegangan tertentu yang disebut Vp.

Pada keadaan ini (VGS=0) celah lapisan deplesi hampir bersingungan dan sedikit membuka. Arus ID bisa konstan karena celah deplesi yang sempit itu mencegah aliran arus ID yang lebih besar. Perumpamaannya sama seperti selang air plastik yang ditekan dengan jari, air yang mengalir juga tidak bisa lebih banyak lagi. Dari sinilah dibuat istilah pinchoff voltage (tegangan jepit) dengan simbol Vp. Arus ID maksimum ini di sebut IDSS yang berarti arus drain-source jika gate dihubung singkat (shorted gate). Ini adalah arus maksimum yang bisa dihasilkan oleh suatu transistor JFET dan karakteristik IDSS ini tercantum di datasheet.

kurva drain I_DS terhadap V_DS

JFET berlaku sebagai sumber arus konstan sampai pada tengangan tertentu yang disebut VDS(max). Tegangan maksimum ini disebut breakdown voltage dimana arus tiba-tiba menjadi tidak terhingga. Tentu transistor tidaklah dimaksudkan untuk bekerja sampai daerah breakdown. Daerah antara VP dan VDS(max) disebut daerah active (active region). Sedangkan 0 volt sampai tegangan Vp disebut daerah Ohmic (Ohmic region).

Daerah Ohmic

Pada tegangan VDS antara 0 volt sampai tegangan pinchoff VP=4 volt, arus ID menaik dengan kemiringan yang tetap. Daerah ini disebut daerah Ohmic. Tentu sudah maklum bahwa daerah Ohmic ini tidak lain adalah resistansi drain-source dan termasuk celah kanal diantara lapisan deplesi. Ketika bekerja pada daerah ohmic, JFET berlaku seperti resistor dan dapat diketahui besar resistansinya adalah :

RDS = Vp/IDSS

RDS disebut ohmic resistance, sebagai contoh di dataseet diketahui VP = 4V dan IDSS = 10 mA, maka dapat diketahui :

RDS = 4V/10mA = 400 Ohm

Tegangan cutoff gate

Dari contoh kurva drain di atas terlihat beberapa garis-garis kurva untuk beberapa tegangan VGS yang berbeda. Pertama adalah kurva paling atas dimana IDSS=10 mA dan kondisi ini tercapai jika VGS=0 dan perhatikan juga tegangan pinchoff VP=4V. Kemudian kurva berikutnya adalah VGS = -1V lalu VGS=-2V dan seterusnya. Jika VGS semakin kecil terlihat arus ID juga semakin kecil.

Perhatikan kurva yang paling bawah dimana VGS=-4V. Pada kurva ternyata arus ID sangat kecil sekali dan hampir nol. Tegangan ini dinamakan tegangan cutoff gate-source (gate source cutoff voltage) yang ditulis sebagai VGS(off). Pada saat ini lapisan deplesi sudah bersingungan satu sama lain, sehingga arus yang bisa melewati kecil sekali atau hampir nol. 

Bukan suatu kebetulan bahwa kenyataannya bahwa VGS(off)=-4V dan VP=4V. Ternyata memang pada saat demikian lapisan deplesi bersentuhan atau hampir bersentuhan.
Maka di datasheet biasanya hanya ada satu besaran yang tertera VGS(off) atau VP. Oleh karena sudah diketahui hubungan persamaan :

VGS(off) = -VP

Pabrikasi JFET

Kalau sebelumnya sudah dijelaskan bagaimana struktur JFET secara teoritis, maka gambar berikut adalah bagaimana sebenarnya transistor JFET-n dibuat.

Struktur penampang JFET-n

Transistor JFET-n dibuat di atas satu lempengan semikonduktor tipe-p sebagai subtrat (subtrate) atau dasar (base). Untuk membuat kanal n, di atas subtrat di-implant semikonduktor tipe n yaitu dengan memberikan doping elektron. Kanal-n ini akan menjadi drain dan source. Kemudian di atas kanal-n dibuat implant tipe-p, caranya adalah dengan memberi doping p (hole). Implant tipe p ini yang menjadi gate. Gate dan subtrat disambungkan secara internal.

PERBANDINGAN DENGAN TRANSISTOR LAIN

Arus gerbang JFET (kebocoran mundur pada pertemuan p-n gerbang-ke-kanal) lebih besar daripada MOSFET (yang mempunyai isolator oksida di antara gerbang dan kanal), tetapi jauh lebih rendah dari arus basis pada transistor BJT. JFET mempunyai transkonduktansi yang lebih tinggi dari MOSFET, karenanya JFET digunakan pada beberapa penguat operasi desah rendah dan impedansi masukan tinggi.

MODEL MATEMATIS

Arus pada N-JFET yang dikarenakan oleh tegangan kecil VDS adalah:

Dimana:
• 2a = ketebalan kanal
• W = lebar kanal
• L = panjang kanal
• q = muatan listrik = 1.6 x 10-19 C
• μn = pergerakan elektron
• Nd = konsentrasi pengotor

Di daerah penjenuhan:

Di daerah linier:

Atau

Pemakaian JFET :
1) Sebagai Saklar/ Switch.
2) Penguat/Amplifier
3) Pemilih Data/ Multiplexer
4) Pemotong/ Choppers
5) Pengendali Otomatis/Automatic Gain Controll
6) Penyangga/ Buffer
7) Pembatas Arus
* sumber wikipedia & dasar elektronika